06.04.2012

В марте нынешнего года состоялась первая в мире демонстрация технологии Optical FPGA (СБИС ПЛ Altera с оптическими трансиверами Avago в одном корпусе).

Преимуществами данной технологии являются:

• короткий электрический путь сигнала от пада кристалла до входа оптического трансивера;
• лучшая целостность сигнала;
• меньший джиттер сигнала;
• меньшее количество ошибок при передаче данных (Bit Error Rate (BER) < 10-12 );
• высокая пропускная способность;
• улучшенный тепловой режим работы оптических модулей (от 0°С до 70°С );
• снижение энергопотребления;
• сокращение затрат на разводку печатных плат и общую разработку устройств.

Благодаря вышеуказанным преимуществам технология Optical FPGA может успешно применяться для создания приложений нового поколения для компьютеров, хранения и обработки данных, инфраструктуры коммуникаций, обработки видео, облачных вычислений, 3D-игр следующего поколения, цифрового теле- и радиовещания.

15.02.2012

Для САПР Quartus II v11.1 выпущен Service Pack 2.

В Quartus II v11.1 Service Pack 2 расширена поддержка СБИС ПЛ семейства Stratix V:

• обновлены временные модели микросхем семейств Stratix V;
• добавлена возможность создания файлов для конфигурирования инженерных образцов микросхем 5SGXEB6ES семейства Stratix V GX.

Также расширена номенклатура микросхем семейств Arria V, Cyclone V и Stratix, для которых стала доступна компиляция проекта (но без получения файла для конфигурирования ПЛИС), а также моделирование проекта и его временной анализ. Скопировать QuartusII v11.1 Service Pack 2 можно на сайте Altera , или в офисах фирмы ЭФО.

11.01.2012
Компания "ЭФО", официальный дистрибьютор Altera в России, объявляет о расширении номенклатуры доступных для заказов микросхем Altera, выпускаемых по технологии 28 нанометров. Подробнее

29.12.2011

Для САПР Quartus II v11.1 выпущен Service Pack 1.
В Quartus II v11.1 Service Pack 1 добавлена предварительная поддержка ПЛИС семейств Cyclone V, Arria V и Stratix V:

Для этих микросхем стала доступна компиляция проекта (но без получения файла для конфигурирования ПЛИС), а также моделирование проекта и его временной анализ.

02.11.2011
Анонсированы новые семейства реконфигурируемых систем на кристалле SoC FPGA - Arria V SoC и Cyclone V SoC.
Микросхемы этих семейств содержат матрицы конфигурируемой логики, аналогичные ПЛИС Arria V и Cyclone V соответственно. Помимо этого, системы на кристалле содержат аппаратный процессорный блок, 64 килобайта встроенного ОЗУ, контроллер внешней памяти с возможность коррекции ошибок, и высокоскоростную системную шину, соединяющую все компоненты системы на кристалле. Микросхемы Arria V SoC и Cyclone V SoC будут выпускаться по технологии 28 нм.
Матрицы программируемой логики содержат до 460 тысяч (для Arria V SoC) и до 110 тысяч (для Cyclone V SoC) эквивалентных логических элементов, DSP-блоки переменной точности, встроенные высокоскоростные трансиверы, аппаратный контроллер PCI Express, и до трех аппаратных контроллеров внешней динамической памяти. Аппаратный процессорный блок содержит два процессорных ядра ARM Cortex A9 c тактовой частотой 800 МГц. Каждое процессорное ядро имеет встроенный сопроцессор с поддержкой вычислений с плавающей точкой, мультимедийный блок NEON и кэш-память первого уровня. Кэш-память второго уровня является общей для обоих процессорных ядер. Процессорный блок содержит богатый набор периферийных устройств (Ethernet, USB, SPI, I2C,CAN, UART и др.). Пиковая производительность процессорного блока составляет 4000 DMIPS при энергопотреблении не более 1,8 Ватта. Электропитание процессорного блока и матрицы программируемой логики осуществляется независимо друг от друга. При необходимости, в процессе работы матрица программируемой логики может быть обесточена. Загрузка системы на кристалле может осуществляться в любом порядке:

• первым стартует процессорный блок, и под его управлением происходит конфигурирование матрицы программируемой логики;
• первой конфигурируется матрица программируемой логики, и под ее управлением осуществляется загрузка исполняемого кода процессорного блока.