10.03.2006
На нашем сайте размещен архив с материалами семинара по продукции фирмы Altera, проходившего в рамках форума "Нео-Электроника" в Санкт-Петербурге, 1 марта 2006 г.
Внимание ! Размер архива 41 мегабайт.

13.01.2006
Расширена номенклатура типов корпусов ПЛИС семейства MAX II.

05.12.2005
Существенно снижены цены на следующие отладочные наборы фирмы Altera:

	Новая цена	Старая цена
NIOS-DEVKIT-1C20	$618.80	$1043.00
NIOS-DEVKIT-1S10	$618.80	$1043.00
NIOS-PROKIT-1S40	$1040.20	$2618.00

15.11.2005
Набор IP-ядер фирмы Altera IPS-BASE предоставляется бесплатно покупателям САПР Quartus II v5.1, а также разработчикам, имеющим активную годовую подписку на САПР Quartus II на ноябрь 2005 года. Набор IPS-BASE содержит следующие IP-ядра:

• Finite Impulse Response (FIR) compiler,
• Fast Fourier Transform (FFT) compiler,
• Numerically Controlled Oscillator (NCO) compiler,
• DDR memory controller,
• DDR2 memory controller,
• RLDRAM memory controller,
• QDR II memory controller.

15.11.2005
Фирма Altera представляет новую версию программной среды разработки QuartusII v5.1.
В QuartusII v5.1 добавлена поддержка нового семейства ПЛИС Stratix II GX, а также включены окончательные временные модели ПЛИС EP2S130 и EP2S180 семейства Stratix II.
Функции САПР, обновленные в версии QuartusII v5.1 :

Automated Power Optimization : добавлена возможность автоматической оптимизации использования ресурсов ПЛИС (блоков ввода-вывода, памяти и других) на этапах синтеза, размещения и разводки проекта в кристалле для снижения энергопотебления проектируемого устройства.
Incremental Design Supports the Bottom-Up Flow : добавлена возможность осуществления инкрементальной компиляции проекта "снизу вверх", то есть от нижнего уровня иерархии проекта к верхнему. Эта возможность позволяет значительно упростить процесс коллективного проектирования. Теперь каждый разработчик может разрабатывать и оптимизировать свой блок независимо от других, а системный интегратор может легко объединять отлаженные блоки в проект по мере их готовности. При этом производительность каждого такого блока не будет изменяться при объединении их в один проект.

Расширены возможности пакета SOPC Builder (который является составной частью QuartusII, и предназначен для создания реконфигурируемых систем на кристалле на основе ПЛИС Altera) :

• Систему на программируемом кристалле (System On a Programmable Chip, SOPC) теперь можно создавать не только на базе синтезируемого процессорного ядра NiosII, но и с использованием стандартных внешних процессоров. При этом сохраняется возможность использования в проекте всех модулей из библиотеки периферийных устройств пакета SOPC Builder, и внешних IP-функций.
• Усовершенствован интерфейс Avalon Switch Fabric - добавлен конвейерный режим передач.

17.10.2005
На сайте Altera обновлен прайс-лист на продукцию фирмы Altera

21.09.2005
Выпущено обновление программной среды разработки QuartusII v5.0 ServicePack1.17, позволяющее создавать файлы для программирования ПЛИС EP2C5 и EP2C8 семейства CycloneII.
QuartusII v5.0 ServicePack1.17 доступен на сайте Altera. Его также можно скопировать в офисе фирмы ЭФО.

20.09.2005
Фирма Altera объявила о завершении тестирования конфигурационного и пользовательского Flash-ПЗУ микросхем семейства MAX II. Результаты тестирования показали, что при обычных условиях срок хранения информации во Flash -ПЗУ микросхем семейства MAX II составляет не менее двадцати лет.

20.09.2005
Обновлена информация на CD-ROM, входящий в комплект отладочного набора MAX II Development Kit (MAXII-DEVKIT-1270). Теперь CD-ROM содержит учебные проекты как для микросхем EPM1270F256C5ES (инженерные образцы, которые устанавливались на отладочных платах ранее), так и для EPM1270F256C5 (микросхемы в статусе массовой продукции, которые будут устанавливаться на отладочных платах в дальнейшем).
Учебные проекты, содержащиеся на обновленном CD-ROM, выполнены под САПР QuartusII v5.0.
Скопировать обновленный CD-ROM для MAX II Development Kit можно в офисе фирмы "ЭФО".

16.09.2005
Фирма Altera выпустила обновление среды разработки программных приложений для систем на основе синтезируемых процессорных ядер Nios2 - Nios2IDE v5.0.1.
Обновление содержит поддержку отладочной платы на базе микросхемы EP2S60 семейства StratixII (не инженерного образца), и примеры приложений для этой платы.
Также в обновлении исправлены несколько незначительных ошибок, имевших место в предыдущей версии пакета.
Скопировать Nios2IDE v5.0.1 можно в офисе фирмы «ЭФО»

16.09.2005
Японская фирма NEC выбрала ПЛИС семейств Cyclone и MAX3000A для использования в базовых станциях третьего поколения (3G) стандарта Wideband Code-Division Multiple Access (W-CDMA), поддерживающих высокоскоростной пакетный режим High-Speed Downlink Packet Access (HSDPA).
Применение одних из самых недорогих на сегодняшний день FPGA и CPLD позволило значительно сократить стоимость выпускаемого оборудования. Технологии беспроводной связи, отработанные на ПЛИС семейств Cyclone и MAX3000A, в дальнейшем могут быть легко перенесены на новейшие семейства CycloneII и MAX II с еще более низкой стоимостью эквивалентного логического элемента.
Дополнительным фактором, определившим выбор NEC, явилось большое внимание, которое Фирма Altera уделяет поддержке сегмента беспроводных коммуникаций. Помимо высокопроизводительных и гибких устройств, Altera предлагает разработчикам беспроводного оборудования широкий выбор IP-ядер, решающих задачи высокоскоростной цифровой обработки сигналов, и реализующих различные коммуникационные интерфейсы.

08.09.2005
На сайте www.altera.ru размещено расписание курсов по продукции фирмы ALTERA на октябрь и ноябрь 2005г.

07.09.2005
С 3 октября 2005 года будут повышены на 20% цены на следующие семейства: MAX 7000, MAX 7000S, MAX 7000B, MAX 9000, FLEX 8000, FLEX 6000, FLEX 10K, FLEX 10KA, Excalibur.
Для клиентов, имеющих зарегистрированные проекты, в которых используются эти микросхемы, пока сохраняются старые цены.
Коды микросхем, на которые повышаются цены можно посмотреть здесь

29.08.2005
Обновлена информация в разделе "Сравнение ресурсов ПЛИС различных фирм-производителей".
Добавлена информация о новых, доступных для заказа, микросхемах семейств Cyclone II и MAX II.
Добавлена информация о ресурсах новых семейств FPGA Virtex-4 LX/SX/FX фирмы Xilinx и LatticeXP фирмы Lattice.
Добавлена информация о ресурсах нового семейства CPLD MachXO фирмы Lattice.

15.07.2005
На 11 июля нынешнего года фирма Altera выпустила и поставила потребителям четыреста миллионов CPLD семейств MAX (включая ПЛИС нового семейства MAX II).
Вот уже 15 лет Altera является лидером на рынке CPLD. Программируемые логические микросхемы семейств MAX используются для производства электронных устройств практически во всех сегментах рынка. Дальнейшее усиление лидерских позиций Altera связывается с выпуском нового семейства CPLD - MAX II.
Стоимость эквивалентного вентиля CPLD семейства MAX II в два раза, а энергопотребление в десять раз ниже, чем у CPLD предыдущего поколения (семейств MAX). Благодаря комбинации таких характеристик, как энергонезависимость конфигурации, большая логическая емкость, низкое энергопотебление и низкая стоимость, программируемые логические микросхемы семейства MAX II используются для замены менее гибких и более дорогих ASIC и ASSP, а также дискретной логики.
Более подробная информация находится здесь.

14.07.2005
Фирма Altera выпустила обновление программной среды разработки QuartusII v5.0 ServicePack1.
В ServicePack1 добавлены следующие функции :

• Поддержка программирования ПЛИС семейства Cyclone II - EP2C20 и EP2C70;
• Окончательная временная модель для ПЛИС семейства Stratix II - EP2S15, EP2S90, EP2S130, и семейства MAX II - EPM570 и EPM2210;
• Окончательная модель энергопотребления для ПЛИС семейства MAX II;

30.05.2005
Фирма Altera объявила о начале приема заказов на микросхемы семейства CycloneII.

		Типы корпусов						Версия Quartus II, поддерживающая создание файлов конфигурации (*.POF)
		T144	Q208	F256	F484	F672	F896
Микросхема		Планируемая дата начала отгрузок
EP2C5	Production	июль 2005	июль 2005	июль 2005				v5.1
EP2C8	Production	июнь 2005	июнь 2005	июнь 2005				v5.1
EP2C20	Production			май 2005	май 2005			v5.0 ServicePack1
EP2C35	Engineering Samples				доступны	доступны		v5.0
	Production				июнь 2005	июнь 2005
EP2C70	Engineering Samples					май 2005	май 2005	v5.0 ServicePack1
	Production					июнь 2005	июнь 2005

О начале приема заказов на микросхемы EP2C50 будет сообщено дополнительно.
Цены на ПЛИС семейства CycloneII приведены в прайс-листе.

26.05.2005
На сайте www.altera.ru обновлен прайс лист на продукцию фирмы Altera. Добавлены цены на микросхемы семейства Cyclone II и на отладочные платы для этого семейства.

23.05.2005
В раздел "Литература" добавлена статья "Программирование последовательных конфигурационных ПЗУ фирмы Altera по JTAG-интерфейсу.".

06.05.2005
В раздел "Сравнение ресурсов ПЛИС различных производителей" добавлен пункт "Сравнение ресурсов CPLD семейства MAX II фирмы Altera и недорогих FPGA фирм Xilinx, Lattice и QuickLogic".

06.05.2005
Фирма Altera сообщает о прекращении производства микросхем EPM7128A и EPM7256A

06.05.2005
В офисе фирмы "ЭФО" можно скопировать CD-ROM с новой бесплатной версией программного пакета Quartus II Web Edition v5.0 фирмы Altera

05.05.2005
Фирма Altera представляет новую версию программной среды разработки QuartusII v5.0

15.04.2005
На сайте www.altera.ru обновлен прайс лист с розничными ценами

30.03.2005
28 апреля 2005 года в г. Воронеж пройдет семинар по продукции фирмы ALTERA

30.03.2005
Начинается набор очередной группы на "Базовый" курс обучения аппаратным средствам, методологии и системам проектирования, выпускаемых фирмой Altera. Занятия будут проходить с 13 по 17 июня 2005 г. Познакомиться с программой курсов и послать заявку можно здесь.

30.03.2005
Начинается набор очередной группы на "Углубленный" курс обучения аппаратным средствам, методологии и системам проектирования, выпускаемых фирмой Altera. Занятия будут проходить с 30 мая по 3 июня 2005 г. Познакомиться с программой курсов и послать заявку можно здесь

30.03.2005
Усовершенствование технологии производства позволило снизить стартовый ток ПЛИС семейства Cyclone

30.03.2005
Фирма RCA (подразделение корпорации TCL-Thomson Electronic) выбрала ПЛИС семейства Cyclone фирмы Altera для разработки и производства широкоформатных (диагональ 61 дюйм) телевизоров высокой четкости (High Definition TV, HDTV)

14.02.2005
Фирма Altera объявила об успешном завершении тестирования пластин EPM570. В настоящее время проводятся тесты кристаллов, опрессованных в корпуса различных типов. Начало поставок микросхем EPM570 планируется на середину марта.

14.02.2005
Фирма Altera выпустила обновление программной среды разработки QuartusII v4.2 ServicePack1. ServicePack1 поддерживает новые ПЛИС семейств MAX II и Stratix II : - EPM240 (MAX II), EP2S15, EP2S30, EP2S90, EP2S130, и EP2S180 (Stratix II).

Скопировать ServicePack1 (как для полной версии QuartusII v4.2 , так и для QuartusII v4.2 Web Edition) можно в офисе фирмы ЭФО.

07.02.2005
Японская фирма Panasonic выбрала FPGA Altera для своих серийных изделий.

Микросхемы семейства Cyclone используются в цифровой видеокамере Panasonic AG-DVX100A Camcorder. Способность Altera поставлять микросхемы Cyclone в промышленных объемах было непременным условием для успешного выхода на рынок новой цифровой видеокамеры. Также для реализации этого проекта требовались низкая стоимость и высокая производительность, которых удалось достичь только благодаря семейству Cyclone.

Микросхемы семейства Stratix GX и синтезируемое процессорное ядро Nios были выбраны компанией Panasonic для создания базовых станций следующего поколения 3,5G, которые будут поддерживать высокоскоростной пакетный доступ данных (HSDPA).

Благодаря своим мощным DSP блокам и структуре памяти, Stratix GX удовлетворяет высоким требованием по производительности. Также полные и удобные средства разработки позволили использовать процессорное ядро Nios для управления в новой базовой станции. Благодаря объединению функций приемо-передатчика и процессора в одной микросхеме удалось уменьшить стоимость устройства и сократить сроки его разработки.

21.01.2005
Фирма Altera представляет новый набор разработчика NiosII Evaluation Kit (код для заказа NIOS-EVALKIT-1C12).

Набор разработчика NiosII Evaluation Kit - недорогая платформа, которая позволяет быстро познакомиться с синтезируемым процессорным ядром NiosII и средствами поддержки разработок для него. Питание платы NiosII Evaluation Kit, конфигурирование ПЛИС, и связь приложения с персональным компьютером осуществляются по шине USB. Набор разработчика содержит CD-ROM с несколькими демонстрационными и учебными проектами реализации реконфигурируемых систем на кристалле на основе ядра NiosII в ПЛИС семейства Cyclone. Каждый проект состоит из уже подготовленной аппаратной части (т.е. конфигурации ядра NiosII и всей системы в целом) - она представляет собой конфигурационный файл для ПЛИС, и заготовок для написания исходных текстов программных приложений для Nios II. Руководство пользователя описывает весть процесс разработки встраиваемой системы на основе NiosII, от инсталляции програмного обеспечения до конфигурирования аппаратного окружения и использования средств разработки исполняемого кода.

Важно отметить, что для того, чтобы начать работу с NiosII Evaluation Kit, не требуется опыта разработки устройств на основе ПЛИС !

Состав набора:

• Отладочная плата NiosII
  • ПЛИС семейства Cyclone EP1C12F324
  • контроллер конфигурации на основе ПЛИС EPM7064
  • микросхема синхронного динамического ОЗУ (SDR SDRAM) объемом 16 мегабайт
  • микросхема Flash-ПЗУ объемом 8 мегабайт
  • микросхема физического уровня (PHY) 10/100 Ethernet
  • тактовый генератор на 24 Мгц
  • микросхема формирования сброса по включению питания
  • десять светодиодов и две кнопки, подключенные к линиям ввода-вывода ПЛИС
  • разъем USB для подключения к персональному компьютеру
  • разъем RJ45 для подключения к сети Ethernet
  • разъем для подключения громкоговорителя
  • два штыревых разъема 2х10 - 12 линий ввода-вывода ПЛИС на каждом
  • поле для прототипирования - 48 линий ввода-вывода ПЛИС, общая шина, шины питания 3,3В и 5,0В (некоторые линии ввода-вывода заведены и на поле прототипирования, и на штыревые разъемы)
• Демонстрационные проекты
  • набор уже готовых аппаратных реализаций встраиваемых систем с различными вариантами конфигурации ядра NiosII
  • двенадцать учебных проектов программных приложений для готовых аппаратных реализаций
  • проект, демонстрирующий использование OC uClinux (загружается из Flash-ПЗУ)
• Кабели
  • кабель USB
  • кабель Ethernet (семиконтактный) с переходником
• Средства разработки
  • QuartusII Web Edition (windows-версия)
    • среда разработки встраиваемых систем SOPC Builder
      • различные конфигурации ядра NiosII (economy, standart, fast)
      • библиотека стандартных периферийных модулей (UART, PIO, таймеры и др.)
  • среда разработки программных приложений NiosII IDE (windows-версия)
• Документация
  • описание процессорного ядра NiosII (pdf-файл на CD-ROM)
  • руководство пользователя NiosII Evaluation Kit (брошюра)

При использовании NiosII Evaluation Kit ядро NiosII не требует лицензирования и будет работать в режиме OpenCorePlus. Если отладочная плата NiosII подключена к персональному компьютеру, и установлена связь через JTAG-интерфейс с пакетом QuartusII, то процессорное ядро NiosII будет функционировать без ограничений. При включении платы без связи с QuartusII, ядро NiosII будет функционировать ограниченное врямя, по истечению которого его работа будет остановлена.

21.01.2005
В первом квартале занятия групп в официальном центре обучения фирмы Altera в России, созданном на кафедре Автоматики и Вычислительной Техники (СПбГПУ), планируюется провести с 28 февраля по 4 марта и с 28 марта по 1 апреля. Заявки на обучение можно направлять по email dima@efo.ru, с программой курсов можно познакомиться на сайте Altera.ru.

17.01.2005
Фирма Altera приглашает принять участие в цикле бесплатных web-семинаров, посвященных вопросам применения микросхем FPGA:

1. Применение FPGA при разработке систем цифровой обработки сигналов (Using FPGAs for DSP System Implementation)
   • Часть 1. Цифровая обработка сигналов с использованием FPGA (DSP Processing Using FPGAs) - 1 февраля 2005 года.
   • Часть 2. Реализация в FPGA систем управления потоками данных (Dataflow and Control System Implementation in FPGAs) - 8 февраля 2005 года.
2. Успешная разработка высокоскоростных усторойств (Successfully Implementing High-Speed Board Designs ) - 2 февраля 2005 года.
3. Разработка встраиваемых систем с использованием FPGA (Accelerating Embedded Systems Using FPGAs).
   • Часть 1. Применение FPGA совместно с внешними стандартными микропроцессорами (Сoupling FPGAs to Discrete Microprocessors) - 3 февраля 2005 года.
   • Часть 2. Разработка многопроцессорных систем на базе FPGA (Implementing Multi-Processor Systems in FPGAs) - 10 февраля 2005 года.

Начало всех семинаров - в 22-00 по московскому времени, продолжительность каждого семинара 1 час.

Зарегистрироваться для участия в семинарах фирмы Altera можно по ссылке.

17.01.2005
Для разработчиков, использующих бесплатный пакет QuartusII Web Edition, появилась возможность использовать лицензируемые IP-ядра фирмы Altera.

IP-ядра приобретаются у официальных дистрибьюторов фирмы Altera. Цены на IP-ядра фирмы Altera приведены в прайс-листе.

Информация о процессе лицензирования IP-ядер для использования их в пакете QuartusII Web Edition представлена в презентации (MS PowerPoint, 500 KB). Более подробную информацию можно получить на сайте Altera.

17.01.2005
Обновлен прайс-лист по продукции фирмы Altera.

В прайс-лист добавлены цены на ПЛИС семейства Stratix II (все микросхемы семейства), Cyclone II (EP2C35) и MAX II (EPM240 и EPM240G).

17.01.2005
Фирма Altera начала прием заказов на микросхемы семейства MAX II: EPM240G и EPM570.

27.12.2004
Фирма Altera представляет новую версию программной среды разработки QuartusII v4.2.

QuartusII v4.2 поддерживает все выпускаемые на сегодняшний день семейства ПЛИС Altera, в том числе и новейшие семейства MAX II, Stratix II и Cyclone II (для этих семейств пока имеются только предварительные временные модели)

QuartusII v4.2 реализует новые усовершенствованные алгоритмы синтеза и оптимизации проектов, применение которых позволило сократить время компиляции на 20 процентов.

В библиотеку параметризируемых модулей QuartusII v4.2 добавлена новая мегафункция Soft LVDS, которая позволяет реализовать ввод-вывод в стандарте LVDS для ПЛИС семейств Cyclone II и Cyclone.

В пакет SOPC Builder, который является составной частью QuartusII, и предназначен для создания реконфигурируемых систем на кристалле на основе ПЛИС Altera, добавлены две новые функции:

• Clock Domain Crossing Circuitry : автоматическое добавление цепей синхронизации для поддержки транзакций между периферийными устройствами, работающиси с разными тактовыми частотами;
• Component Editor : добавлениее пользовательских периферийных устройств к реконфигурируемой системе на кристалле и их конфигурация.

Средства верификации проектов в QuartusII v4.2 пополнились новой утилитой PowerPlay Power Analyzer, которая позволяет оценить динамическое и статическое энергопоребление и температуру корпуса ПЛИС, содержащей разрабатываемый проект.

В комплект поставки QuartusII v4.2 входят два CD-ROM с библиотекой IP-модулей для решения различных прикладный задач (цифровая обработка сигналов, телекоммуникации и прочих).

26.11.2004
Фирма Altera принимает заказы на следующие микросхемы семейств MAX II и Stratix II:

Семейство MAX II

Семейство Stratix II

26.11.2004
На сайте www.altera.ru приведены результаты сравнения производительности микросхем Stratix II -Virtex 4, Cyclone/Cyclone II - Spartan-3, MAX II - CoolRunner-II, MAX II - ispXPLD.

26.11.2004
В очередной рассылке новой версии САПР Quartus II для клиентов с действующей годовой подпиской будут вложены два CD с последними версиями всех Megacore IP (более 40 Мегафункций).

05.11.2004
С 17 по 21 января начинаются занятия очередной группы в центре обучения фирмы Altera по базовому курсу "Для начинающих пользователей продукции Altera" продолжительностью 40 учебных часов. Подробнее с программой курсов можно познакомиться на сайте. Заявки на обучение присылайте по email dima@efo.ru

18.10.2004
Обновлена информация в разделе "Сравнение ресурсов ПЛИС различных фирм-производителей".

Добавлена информация о ресурсах семейства SOPC Excalibur.

Добавлена информация о ресурсах семейств FPGA LatticeEC/ECP фирмы Lattice и Virtex-4 LX/SX/FX фирмы Xilinx.

12.10.2004
В рамках программы IPS-BASE фирма Altera бесплатно предоставляет два новых IP-ядра:

• DDR2 SDRAM Controller;
• QDRII SRAM Controller.

На эти IP-ядра, как и прочие из состава IPS-BASE, предоставляется бессрочная лицензия с правом получения обновлений до 31 июля 2005 года.

Это предложение распространяется на разработчиков, имевших на 1 августа 2004 года активную годовую подписку на пакет QuartusII.

12.10.2004
c 15 по 19 ноября в центре обучения фирмы Altera начнет занятия очередная группа. Будет читаться углубленный курс "Для опытных пользователей продукции Altera" продолжительностью 40 учебных часов.

Подробнее с программой курсов можно познакомиться на сайте.

Заявки на обучение присылайте по email dima@efo.ru.

22.09.2004
Выпушено обновление программной среды разработки QuartusII v4.1 ServicePack2. В ServicePack2 исправлена ошибка при формировании цепей синхронного сброса для параметризируемого модуля счетчика LPM_COUNTER, имевшаяся в версии 4.1 и в ServesePack1.

Скопировать ServicePack2 (как для полной версии QuartusII v4.1 , так и для QuartusII v4.1 Web Edition) можно в офисе фирмы ЭФО.

21.09.2004
18 октября начинаются занятия очередной группы в центре обучения фирмы Altera по базовому курсу "Для начинающих пользователей продукции Altera" продолжительностью 40 учебных часов.

Подробнее с программой курсов можно познакомиться на сайте.

Заявки на обучение присылайте по email dima@efo.ru.

07.09.2004
Фирма Altera выпустила три новые мегафункции:

• DDR2 SDRAM Controller;
• QDRII SRAM Controller;
• SerialLite.

07.09.2004
Фирма Altera объявила о начале приема заказов на инженерные образцы ПЛИС нового семейства Stratix II EP2S130:

Наименование	Тип корпуса	Speed Grade
EP2S130F1020C5ES	FBGA1020	-5
EP2S130F1020C4ES	FBGA1020	-4
EP2S130F1508C5ES	FBGA1508	-5
EP2S130F1508C4ES	FBGA1508	-4

Выпуск этих инженерных образцов начнется в ноябре-декабре нынешнего года. Поддержка EP2S130 (pin information, создание pof-файла) будет включена в следующую версию пакета QuartusII, которая планируется к выпуску в декабре.

Серийный выпуск EP2S130 начнется в первом квартале 2005 года.

01.09.2004
Фирма Altera выпустила обновление программной среды разработки QuartusII v4.1 ServicePack1. ServicePack1 позволяет создавать выходные конфигурационные файлы для новых ПЛИС семейств MAX II - EPM1270, и Stratix II - EP2S60.

Скопировать ServicePack1 (как для полной версии QuartusII v4.1 , так и для QuartusII v4.1 Web Edition) можно в офисе фирмы ЭФО.

31.08.2004
На сайте фирмы Altera размещен AN 357: Error Detection Using CRC in Altera FPGA Devices. В этом документе описываются новые возможности микросхем семейств Stratix, Stratix II, Cyclone, Cyclone II по обнаружению случайных сбоев в конфигурационных битах в следствии воздействия альфа частиц и космических лучей. Эти возможности должны заинтересовать разработчиков, работающих над проектами, требующими высокой надежности.

31.08.2004
В фирме ЭФО можно получить информацию об интенсивности случайных отказов в следствии воздействия альфа частиц на микросхемы программируемой логики фирмы Altera FLEX8000 и EPF10K50V, а также о методике проведения испытаний.

27.08.2004
Фирма Altera представляет несколько отладочных комплектов, предназначенных для ознакомления с возможностями нового семейства ПЛИС Stratix II:

• Nios II Development Kit, Stratix II Edition
  Набор Nios II Development Kit, Stratix II Edition (код для заказа NIOS-DEVKIT-2S30) содержит плату с установленными на ней ПЛИС EP2S30F672C6** семейства Stratix II и EPM7128AETC100-7 семейства MAX7000AE, микросхемами статического и динамического ОЗУ и Flash-ПЗУ, контроллером 10/100Ethernet MAC/PHY, картой памяти CompactFlash, и жидкокристаллическим индикатором. В состав набора входят также загрузочный/отладочный кабель USB-Blaster Rev.B и источник питания.
  Nios II Development Kit, Stratix II Edition содержит следующие программные средства для разработки аппаратной и программной частей проекта : QuastusII c лицензией на 1 год, SOPC Builder, Nios II IDE.
  ** в первых поставках на плате Nios II Development Kit, Stratix II Edition будет устанавливаться кристалл большего объема - EP2S60F672C6, но цена набора при этом увеличена не будет.
  
  
• DSP Development Kit, Stratix II Edition
  Набор DSP Development Kit, Stratix II Edition (код для заказа DSP-DEVKIT-2S60) представляет собой плату с установленным на ней кристаллом EP2S60F1020C3 семейства Stratix II, аналого-цифровыми узлами:

  Двухканальным 12-разрядным АЦП ( 125 MSPS ), Двухканальным 14-разрядным ЦАП (165 MSPS) , VGA ЦАП , Стерео аудиокодек (96 килогерц) ,

  контроллером 10/100 Ethernet MAC/PHY, микросхемами статического и динамического ОЗУ и Flash-ПЗУ, картой памяти CompactFlash. В комплект поставки входят также загрузочный/отладочный кабель USB-Blaster и источник питания.
  DSP Development Kit, Stratix II Edition содержит следующие программные средства разработки : QuastusII c лицензией на 1 год, DSP Builder, оценочную версию пакета MATLAB/Simulink, а также набор оценочных версий различных мегафункций цифровой обработки сигналов (БПФ, фильтрация и пр.).
  
  
• High-Speed Development Kit, Stratix II Edition
  На плате набора High-Speed Development Kit, Stratix II Edition (код для заказа HS-DEVKIT-2S60) установлен кристалл EP2S60F1020C3 семейства Stratix II, коннекторы для подключения к высокоскоростным линиям связи различных стандартов (SFI-4/XSBI, SPI-4.2, RapidIO, HyperTransport и др.), контроллер 10/100Ethernet MAC/PHY, Flash-ПЗУ, и порт для подключения логического анализатора (совместимый с оборудованием фирм Agilent и Tektronix).
  DSP Development Kit, Stratix II Edition содержит программный пакет QuastusII c лицензией на 1 год, учебные проекты, в которых ПЛИС используются для создания устройств с высокоскоростными линиями передачи данных различных стандартов, а также рекомендации по созданию высокоскоростных устройств (включая схемы лектрические принципиальные и примеры разводки печатных плат).

26.08.2004
Обновлен прайс-лист на продукцию фирмы Altera. В прайс лист добавлены цены на новые наборы разработчика для семейств ПЛИС Stratix II и MAX II.

23.08.2004
Для разработчиков, желающих освоить новое семейство CPLD MAX II, фирма Altera предлагает новый недорогой отладочный комплект MAX II Development Kit (код для заказа MAXII-DEVKIT-1270). Цена этого набора составляет 182,00 USD (с НДС).

Набор MAX II Development Kit представляет собой плату с установленным на ней кристаллом EPM1270F256C5 , жидкокристаллическим индикатором, ОЗУ (128k x 8), микросхемой USB MAC, разъемами USB и PCI.

Кроме платы в состав набора входит кабель внутрисхемного программирования и конфигурации Byteblaster II, кабель USB, и программная среда разработки QuartusII Web Edition.

23.08.2004
В офисе фирмы "ЭФО" можно скопировать CD-ROM с новой бесплатной версией программной среды разработки Quartus II Web Edition ver. 4.1.

Quartus II Web Edition ver. 4.1 поддерживает следующие ПЛИС Altera:

Семейства ПЛИС	Поддерживаемые микросхемы
MAX II (new) MAX 3000A MAX 7000AE MAX 7000B MAX 7000S Cyclone II (new) Cyclone FLEX 10K FLEX 10KA ACEX FLEX 6000	Все микросхемы
Stratix II (new)	EP2S15
Stratix	EP1S10
APEX II	EP2A15
Excalibur	EPXA1
APEX 20KE	EP20K30E EP20K60E EP20K100E EP20K160E
APEX 20KC	EP20K200C
FLEX 10KE	EPF10K30E EPF10K50S EPF10K100E EPF10K130E EPF10K200S

QuartusII Web Edition ver. 4.1 поддерживает следующие устройства внутрисхемного программирования и конфигурации:

• MasterBlaster.
• USB Blaster.
• ByteBlaster II, ByteBlasterMV и ByteBlaster.

Web Edition имеет следующие ограничения по сравнению с полноценной (платной) версией паета QuartusII ver. 4.0:

• В состав Web Edition не входит среда моделирования языковых описаний (VHDL, Verilog) проектов ModelSim-Altera.
• Не поддерживается функция физической оптимизации проектов (Physical synthesis design optimization).
• Не поддерживается функция блочного создания проектов LogicLock.
• Не поддерживается функция ChipEditor.
• Не поддерживается функция просмотра результатов синтеза RTL Viewer.
• Не поддерживаются устройства HardCopy.

Более подробно ознакомиться с отличиями Web Edition и полноценной версиями среды разработки QuartusII можно по ссылке.

23.08.2004
Фирма Altera представляет новую версию программной среды разработки QuartusII v4.1.

QuartusII v4.1 поддерживает все выпускаемые на сегодняшний день семейства ПЛИС Altera, в том числе и новейшие семейства MAX II, Stratix II и Cyclone II (для этих семейств пока имеются только предварительные временные модели)

QuartusII v4.1 реализует новые усовершенствованные алгоритмы оптимизации проектов, а также содержит новые функции верификации:

• In-System Updating of RAM/ROM and Constants - возможность изменения значений констант и содержимого блоков ОЗУ и ПЗУ, реализованных в ПЛИС, "на лету", то есть без рекомпиляции проекта и перезагрузки конфигурации ПЛИС
  
  
• Technology Map Viewer - графическое представление результатов синтеза и размещения проекта в ПЛИС в виде набора логических примитивов, с возможностью выделения критического пути при проведении временного анализа.

08.07.2004
Обновлен прайс-лист на продукцию фирмы Altera.

05.07.2004
Фирма Altera анонсировала новое семейство микросхем FPGA Cyclone II.

Эти микросхемы имеют самую низкую на сегодняшний день стоимость эквивалентного вентиля.

Микросхемы семейства CycloneII будут выпускаться по 90-нм технологии с напряжением питания ядра 1,2 Вольта. Они будут содержать до 68 тысяч логических элементов и до 1,1 Мбит встроенного ОЗУ. Особенностью семейства Cyclone II является наличие встроенных перемножителей 18 х 18, каждый из которым может использоваться как два перемножителя 9 х 9.

В таблице приведены краткие характеристики микросхем семейства Cyclone II:

Ресурсы	EP2C5	EP2C8	EP2C20	EP2C35	EP2C50	EP2C70
Логические элементы (LE)	4,608	8,256	18,752	33,216	50,528	68,416
Блоки встроенного ОЗУ M4K	26	36	52	105	129	250
Объем встроенного ОЗУ, бит	119,808	165,888	239,616	483,840	594,432	1,152,000
Перемножители 18 х 18	13	18	26	35	86	150
PLL	2	2	4	4	4	4
Максимальное количество линий ввода-вывода	142	182	315	475	450	622

Блоки ввода-вывода микросхем Cyclone II будут поддарживать различные снандарты ввода-вывода, в том числе и дифференциальные.

Подробное описание этого семейства Cyclone II можно найти на сайте фирмы Altera по ссылке.

Новое семейство будет поддерживаться бесплатной версией САПР Quartus II Web Edition.

24.06.2004
Обновлен раздел "Продукция/Микросхемы/Выбор семейства". Добавлена информация о новых семействах ПЛИС Stratix II и MAX II.

24.06.2004
Обновлен раздел "Продукция/Средства проектирования". Теперь раздел содержит информацию только по программным пакетам QuartusII и QuartusII Web Edition (информация по пакетам MAX+PLUS II и MAX+PLUS II Baseline удалена).

18.06.2004
Научно-Технический Центр Разработок и Консультаций (НТЦРК), созданный на базе официального центра обучения фирмы Altera в России, реализует полный спектр услуг по разработке специализированных программно-аппаратных систем под заказ.

04.06.2004
Для разработчиков с действующей годовой подпиской на программный пакет Quartus II фирма Altera предоставляет бесплатный набор IP-ядер IPS-BASE. Это предложение действует до 1 августа 2004 года.

Набор IPS-BASE содержит четыре IP-ядра:

• DDR SDRAM Controller
• NCO Core
• FIR Compiler
• SDR SDRAM Controller (как отдельная IP-функция это ядро будет доступно в нынешнем году позже)

При покупке этих четырех IP-ядер по отдельности суммарная стоимость составит примерно десять тысяч долларов.

На указанные IP-ядра бесплатно предоставляется бессрочная лицензия с правом получения обновлений IP-ядер до 31 июля 2005 года.

Для продления поддержки нужно приобретать годовое обновление IPS-BASE по истечению этого срока.

26.05.2004
Фирма Altera объявила о выпуске Nios II - семейства встраиваемых процессоров с RISC архитектурой для широкого круга задач. Это семейство состоит из трех процессорных ядер: fast (быстрое) Nios II/f, economy (экономичное) Nios II/e и standard (стандартное) Nios II/s, которые отличаются производительностью и количеством логических элементов, требующихся для их реализации. Все три ядра имеют один и тот же набор 32-разрядных команд и являются полностью совместимыми по двоичному коду. Разработчики могут легко добавлять процессоры Nios II к своим системам, используя средство SOPC Builder, которое входит в состав пакета Quartus II.

Процессоры семейства Nios II имеют: 32-разрядные команды и данные, 32 регистра общего назначения, 32 внешних источника прерывания, 2 Гбайт доступного адресного пространства, JTAG-based отладочную логику, поддерживающую аппаратные точки останова, остановку по условию и запись трассы. Возможна реализация до 256 инструкций ЦПУ, определенных пользователем.

Процессоры Nios II предназначены для реализации на микросхемах семейств Stratix II, Stratix, Stratix GX и Cyclone.

Краткая характеристика процессорных ядер Nios II
Особенности		Процессорные ядра
		Nios II/e	Nios II/s	Nios II/f
Производительность	DMIPS/МГц	0.16	0.75 (1)	1.17 (1)
	Max DMIPS	28	120 (1)	200 (1)
	fMAX	До 150 МГц	До 135 МГц	До 135 МГц
Примерный размер (в LEs)		<600	<1,300	<1,800
Уровни конвейера		-	5	6
Внешнее адресное пространство		2 Гбайт	2 Гбайт	2 Гбайт
Выборка команд	Кэш	-	512 байт до 64 Кбайт	512 байт до 64 Кбайт
	Предсказание переходов	-	Статическое	Динамическое
Выборка данных	Кэш	-	-	512 байт до 64 Кбайт
Арифметическое логическое устройсво	Аппаратный умножитель	-	3-Цикла (2)	1-Цикл (2)
	Аппаратный делитель	-	-	Необязательно 2
	Сдвигатель	1 цикл на бит	3-цикла циклический сдвиг (2)	1-цикл циклический сдвиг (2)
JTAG отладочный модуль	JTAG interface, run-control, software breakpoints supported	Да	Да	Да
	Hardware breakpoints supported	Нет	Да	Yes
	Off-chip trace buffer supported	Нет	Да	Да
Обработка прерываний	Встроенный контроллер прерываний	Да	Да	Да
Инструкции определенные пользователем		256	256	256

1. Nios II/s и Nios II/f достигают максимальной производительности в DMIPS, когда микросхема, на которой он реализуется имеет DSP блоки, например Stratix II.

2. Если микросхемы не имеют DSP блоков, то аппаратная реализация умножителей, делителей и сдвигателей невозможна. В этих случаях умножение и деление эмулируется программно, и операция сдвига требует одного цикла на бит.

06.05.2004
Фирма Altera приглашает принять участие в бесплатном web-семинаре, посвященном новому семейству CPLD MAX II: "Design for CPLDs in the Post-Macrocell Era".

Семинар будет проводиться 11 мая в 16:00 по московскому времени (1:00 PM UK Time).

Для участия в web-семинаре нужно зарегистрироваться здесь.

05.05.2004
Официальный Центр обучения фирмы Altera в России, созданный на кафедре Автоматики и Вычислительной Техники (СПбГПУ), и фирма "ЭФО" объявляют об окончании очередного (2003-2004) учебного года, в течение которого обучение и переподготовку прошли более 50 специалистов со всех регионов России.

Преподаватели Центра обучения и сотрудники фирмы "ЭФО" благодарят слушателей за проявленный интерес к продукции фирмы Altera и желают им дальнейших творческих успехов.

05.05.2004
В прайс-лист добавлены цены на на инженерные образцы ПЛИС семейства MAX II EPM1270.

Параметры EPM1270:

• 1270 логически элементов (~980 эквивалентных макроячеек);
• 8 килобит Flash-памяти пользователя;
• до 212 пользовательских линий ввода-вывода.

Инженерные образцы имеют в наименовании индекс "ES", например EPM1270T144C5ES.

В настоящее время принимаются заказы на инженерные образцы EPM1270, поставки начнутся в июле - августе нынешнего года.

30.04.2004
Фирма Altera выпустила новую версию пакета PCI Compiler 3.1.0. В состав новой версии PCI Compiler входят мегафункции PCI Master/Target32 и PCI Target32, поддерживающие новое семейство CPLD MAX II :

В рамках рекламной компании Altera предлагает IP-функцию PCI Target32 по цене 1995,00 USD (цена снижена на 3000,00 USD по сравнению со стандартной).

Данная рекламная компания продлится до момента выпуска набора разработчика MAX II Devilopment Kit (с поддержкой PCI), который запланирован на сентябрь 2004 года.

Тем не менее, после выпуска MAX II Devilopment Kit, возможность приобретения IP-ядра PCI Target32 по рекламной цене сохранится для тех, кто приобретет этот набор разработчика.

12.04.2004
Обновлен прайс-лист на продукцию фирмы Altera. В него добавлены цены на микросхемы семейства Stratix II.

07.04.2004
В июле - месяце 2004 года будут на 25 процентов повышены цены на ПЛИС семейства CLASSIC: EP610(I), EP910(I), EP1810.

Текущие проекты на основе ПЛИС семейства CLASSIC рекомендуется переносить на более перспективное семейство MAX3000.

17.03.2004
В офисе фирмы "ЭФО" можно скопировать CD-ROM с новой бесплатной версией программного пакета Quartus II Web Edition ver. 4.0 фирмы Altera.

Новая версия поддерживает следующие ПЛИС Altera:

Семейство	Поддерживаемые микросхемы
MAX II MAX 3000A MAX 7000AE MAX 7000B MAX 7000S Cyclone FLEX 10K FLEX 10KA ACEX FLEX 6000	Все микросхемы
Stratix II	EP2S15
Stratix	EP1S10
APEX II	EP2A15
Excalibur	EPXA1
APEX 20KE	EP20K30E EP20K60E EP20K100E EP20K160E
APEX 20KC	EP20K200C
FLEX 10KE	EPF10K30E EPF10K50S EPF10K100E EPF10K130E EPF10K200S

Одной из особенностей новой версии является настройка интерфейса пользователя - он может быть выбран таким же, как в предыдущих версиях QuartusII, либо таким же, как в программном пакете MAX+PLUS II.

Quartus II Web Edition ver. 4.0 поддерживает следующие устройства внутрисхемного программирования и конфигурации:

• MasterBlaster.
• USB Blaster.
• ByteBlaster II, ByteBlasterMV и ByteBlaster.

Web Edition имеет следующие ограничения по сравнению с полноценной (платной) версией паета QuartusII ver. 4.0:

• В состав Web Edition не входит среда моделирования языковых описаний (VHDL, Verilog) проектов ModelSim-Altera.

• Не поддерживается функция физической оптимизации проектов (Physical synthesis design optimization).

• Не поддерживается функция блочного создания проектов LogicLock.

• Не поддерживается функция ChipEditor.

• Не поддерживается функция просмотра результатов синтеза RTL Viewer.

• Не поддерживаются устройства HardCopy.

27.02.2004
Обновлен прайс-лист на мегафункции фирмы Altera

25.02.2004
Обновлен прайс-лист на продукцию фирмы Altera

16.02.2004
Фирма "ЭФО" и Санкт-Петербургский Государственный Политехнический Университет (официальный тренинг-партнер фирмы Altera) объявляют о снижении стоимость курсов обучения новым технологиям проектирования цифровых систем на основе микросхем программируемой логики фирмы Altera

16.02.2004
На сайте фирмы Аltera размещено руководство пользователя для новой версии программного пакета QuartusII 4.0. Руководство доступно для загрузки в формате pdf. Возможно загрузить как все руководство целиком (объем около 10 мегабайт), так и каждую главу по отдельности.

10.02.2004
Фирма Altera начала распространение САПР Quartus II версии 4.0 среди клиентов с действующей годовой подпиской. В эту версию добавлены следующие новые возможности, которые упрощают и ускоряют процесс проектирования на микросхемах FPGA большой емкости.

• Memory Compiler Waveform Generation (Генерация временных диаграмм компилятором памяти) Компилятор памяти строит временные диаграммы, которые отражают работу памяти в зависимости от заданных параметров. Эта особенность помогает понять значение различных конфигурационных установок памяти.

• RTL Viewer (Просмоторщик уровня регистровых передач) Эта особенность позволяет представить в виде схемы проект, описанный на RTL уровне с помощью языков VHDL и Verilog. Такое представление позволяет проанализировать структуру проекта до того, как будет выполнено поведенческое моделирование, синтез и размещение. RTL Viewer позволяет разработчику перемещаться по иерархии проекта и выделять интересующие места, которые могут быть отображены в исходном проектном файле.

• Compilation Revisions (Компиляция с различными установками) позволяет разработчикам экспериментировать используя различные установки и назначения компилятора для данного проекта. Установки, назначения и результаты компиляции могут сохраняться и обрабатываться раздельно.

• Physical Synthesis Support (Поддержка физического синтеза) Добавлена поддержка физического синтеза для семейства Stratix II.

• SignalTap-II Advanced Triggering Feature (Улучшенные возможности по захвату сигналов логическим анализатором SignalTap-II) Позволяют реализовать сложное условие по захвату индивидуальных сигналов или сигналов на шине используя графический интерфейс.

10.02.2004
Фирма Altera представляет новое семейство микросхем Stratix II. Это семейство является самым быстрым и обладает самой большой логической емкостью среди FPGA. Используя преимущества семейства Stratix, Stratix II имеет новую улучшенную логическую структуру, которая позволяет разработчикам использовать меньшую площадь кристалла для реализации тех же функциональных возможностей, что в свою очередь снижает стоимость микросхемы. Семейство Stratix II выполнено по технологии SRAM 90 нм. Новая логическая структура обеспечивает в среднем на 50% более высокую производительность и вдвое большую логическую емкость при стоимости на 40% меньшей по сравнению с первым поколением микросхем Stratix. Поддерживается внутренняя тактовая частота до 500 МГц.

Микросхемы Stratix II имеют напряжение питания ядра 1.2В, логическую емкость от 15600 до 179400 эквивалентных логических элементов, до 9 Мбит RAM на кристалле, до 384 встроенных умножителей 18 бит X 18 бит, реализованных на DSP блоках, поддерживают синхронную дифференциальную передачу сигналов со скоростью до 1 Гбит/c. На кристалле размещены схемы динамического выравнивания фазы (DPA) и преобразователя параллельного кода в последовательный (SERDES) для реализации дифференциальных стандартов ввода/вывода LVDS и HyperTransport. Stratix II поддерживает высокоскоростные коммуникационные интерфейсы 10 Гбит Ethernet XSBI, SFI-4, SPI-4.2, RapidIO и UTOPIA IV, имеют до 12 PLL, 16 сетей глобальных тактовых сигналов, обеспечивают защиту проекта, терминирование на кристалле и удаленный upgrade системы.

04.12.2003
3 декабря в Москве в МГТУ им Баумана прошел семинар "Технологии проектирования цифровых устройств фирмы Altera" материалы семинара можно скачать с нашего сервера

17.11.2003
Были внесены изменения и дополнения в Stratix Device Handbook и Stratix Errata Sheet.

Изменены были следующие главы:

• Stratix HB Volume 1
  Chapter 1. Introduction
  Chapter 2. Stratix Architecture
  Chapter 4. DC & Switching Characteristics

• Stratix HB Volume 2
  Chapter 1. Using General-Purpose PLLs in Stratix Devices
  Chapter 4. Using Selectable I/O Standards in Stratix & Stratix GX Devices
  Chapter 5. Using High-Speed Differential I/O Interfaces in Stratix Devices
  Chapter 9. Implementing Multipliers in Stratix GX & Cyclone Devices
  Chapter 12. Transitioning APEX Designs to Stratix Devices

В третьем томе Stratix HandBook в главах с первой по седьмую были добавлены данные в последнюю таблицу о скорости LVDS для микросхем с быстродействием -8.

Измененные материалы находятся на сайте www.altera.com/literature/lit-stx.html

30.10.2003
В офисе фирмы ЭФО можно записать Service Pack 2 для САПР Quartus II версии 3.0.

29.10.2003
Фирма Altera снизила цены на микросхемы семейства Stratix. Новый прайс-лист можно посмотреть здесь.

09.10.2003
Обновлен прайс лист на продукцию компании Altera.

17.09.2003
На склад фирмы ЭФО поступили образцы микросхем семейства Cyclone.

08.09.2003
В офисе фирмы ЭФО можно получить CD c САПР MAX+PLUS II BASELINE ver.10.23. В эту версию добавлена поддержка микросхем EPM3128AFC256 и EPM3256AFC256.

05.09.2003
В офисе фирмы ЭФО можно записать Service Pack 1 для САПР Quartus II ver. 3.00.

03.09.2003
На сайте фирмы Altera (www.altera.com/literature/lit-qts.html) размещен Introduction to the Quartus II manual. Это руководство предназначено для новых пользователей и содержит обзор возможностей САПР Quartus II и объясняет, как их нужно использовать при проектировании систем на FPGA и CPLD. Главы этого руководства соответствуют определенным этапам проектирования. В не зависимости от того используете ли вы графический пользовательский интерфейс Quartus II или же средства проектирования EDA, или же командный интерфейс Quartus II, это руководство покажет вам возможности, которые могут использоваться на определенных этапах проектирования.

03.09.2003
В офисе фирмы ЭФО можно скопировать презентации и проектные файлы, с помощью которых демонстрируются новые возможности САПР Quartus II ver.3.0:

• Chip Editor;
• Проектирование HardCopy Stratix микросхем;
• Анализ назначения контактов Ввода/Вывода;
• Incremental fitting;
• Преобразование проектов MAX+PLUS II в проекты Quartus II.

02.09.2003
В фирме ЭФО можно получить Altera's Serial Configuration Device EPCS1 and EPCS4 Qualification Update Report. Этот документ содержит результаты испытаний микросхем EPCS1 и EPCS4 в 8 выводном SOIC корпусе.

29.08.2003
Обновлен прайс-лист на продукцию компании Altera.

28.08.2003
Altera сообщает, что микросхемы Stratix на сегодняшний день превосходят своих конкурентов. Altera хочет выигрывать каждый проект, где могут использоваться эти микросхемы, поэтому с ними можно обсуждать желаемую цену на микросхемы Stratix.

26.08.2003
С июля 2003 Altera будет наносить двойную маркировку на микросхемы семейства MAX3000.

На фиг. 1 представлена двойная маркировка, которая будет наноситься на микросхемы с количеством контактов меньше 100. На фиг. 2 представлена маркировка, которая будет наноситься на корпуса с количеством контактов 100 и более. На фиг.3 представлена маркировка, которая наносится сейчас на корпуса с количеством контактов 100 и более. Двойная маркировка означает, что одна и та же микросхема будет иметь два кода для заказа. Один код для коммерческого исполнения с быстродействием 7нс и другой для индустриального с быстродействием 10нс. Новая маркировка появится на микросхемах EPM3032A, EPM3064A, EPM3128A, EPM3256A и EPM3512A с быстродействием -7нс в коммерческом исполнении. Они также будут маркированы, как микросхемы в индустриальном исполнении с быстродействием -10нс. Логотип Altera, part number и datecode на маркировке останутся.

26.08.2003
С сентября 2003 Altera будет наносить двойную маркировку на микросхемы семейства Cyclone

На рисунке слева представлена двойная маркировка, которая будет наноситься на микросхемы начиная с сентября. Справа представлена маркировка, которая наносится сейчас. Двойная маркировка означает, что одна и та же микросхема будет иметь два кода для заказа. Один код для коммерческого исполнения с самым высоким быстродействием и другой для индустриального со средним быстродействием. Новая маркировка появится на микросхемах EP1C3, EP1C4, EP1C6, EP1C12 и EP1C20 с быстродействием -6 в коммерческом исполнении. Они также будут маркированы, как микросхемы в индустриальном исполнении с быстродействием -7. Логотипы Altera и Cyclone, part number и datecode на маркировке останутся.

25.08.2003
В офисе фирмы ЭФО можно получить CD с бесплатным САПР Quartus II Web Edition ver. 3.0. Эта версия поддерживает следующие микросхемы:

• Включение/Отключение сообщений;
• Генерация IBIS модели;
• Генерация Test bench из .vwf файла;
• Анализ потребляемой мощности PowerGauge;
• Архивирование проектов;
• Генерация STAMP модели.

25.08.2003
Клиентам с действующей годовой подпиской на средства проектирования фирма Altera начала рассылку новой версии САПР Quartus II ver.3.0. Эта версия имеет следующие особенности:

• Анализ правильного назначения контактов ввода/вывода, который выполняется до компиляции и позволяет сэкономить время при проектировании;
• Chip Editor, который позволяет показать реализацию проекта на разных уровнях (глобальном, LAB и LE), внести изменения на уровне netlist без выполнения компиляции проекта, изменить параметры ресурсов (уравнение LUT, ячейки ввода/вывода, PLL). При этом все изменения документируются в Chip editor change manager;
• После небольших изменений исходных проектных файлов сокращается время компиляции за счет новых возможностей при размещении проекта;
• Улучшенный Assignment Editor, который имеет новый интерфейс в виде таблиц, динамическую проверку назначений, фильтр цепей, настраиваемые колонки и отображает Tcl команды;
• Улучшенная LogicLock методология;
• Поддержка масочных микросхем семейства HardCopy Stratix;
• Поддержка микросхем семейств MAX7000S, MAX3000A, FLEX10K и FLEX10KA.

22.08.2003
Клиентам, которые хотят использовать преимущества заказных микросхем (ASIC) фирма Altera предлагает HardCopy Devices. Микросхемы, выполненные по технологии HardCopy, имеют меньшую цену, потребляемую мощность и более высокую производительность. При заказе этих микросхем оплачивается NRE (Non-Recurring Engineering) - затраты на подготовку производства. Заказ должен быть не меньше определенного количества. По технологии HardCopy выпускаются микросхемы семейств Stratix и APEX20K. Ниже приводится таблица с минимальными количествами для заказа микросхем HardCopy для различных микросхем:

22.08.2003
На сайте фирмы Altera http://www.altera.com/literature/br/br_hardcopy.pdf размещен HardCopy Handbook. Он состоит из 4 частей. Первая часть содержит data sheet, посвященные HardCopy микросхемам семейства Stratix, вторая часть содержит data sheet, посвященные HardCopy микросхемам семейства APEX20K, третья часть содержит рекомендации о проектировании с использованием HardCopy микросхем, четвертая часть содержит информацию о средствах проектирования, поддерживающих технологию HardCopy. Скачать можно или же весь Handbook, или же отдельные его части, или же отдельные главы.

19.08.2003
Фирма Altera понизила цены на микросхемы EPXA1 и EPXA4 семейства Excalibur. Новые розничные цены на них отличаются на USD 8-12 по сравнению с микросхемами семейства APEX 20KE, имеющими аналогичные характеристики. Новые цены отражают уменьшение отчислений за процессорное ядро ARM. Ниже приводится таблица с розничными ценами на микросхемы Excalibur и APEX 20KE.

19.08.2003
Фирма Altera расширяет перечень микросхем семейства Stratix, выпускаемых в индустриальном исполнении. В настоящий момент для заказа доступны следующие микросхемы:

19.08.2003
Доступны для заказа микросхемы EP1C4 семейства Cyclone. Поддержка POF файлов будет осуществляться САПР Quartus II v3.0 Service Pack 2. Окончательная временная модель будет реализована в САПР Quartus II v3.1.